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1 2 3 4 5 10 1112
Horizontales:
1. Cómo debe estar una operación para poder
aprovechar una arquitectura ancha. Mil.
2. Herramienta desarrollada por el DAC con la que
hemos obtenido los grafos. Uno de los costes que
hemos calculado.
3. Carriage return. Forman el cuerpo de un grafo, y
están unidos por arcos. Explosivo que hubiera usado
este humilde doctorando en más de una ocasión.
4. Diminutivo de laboratorio. Late. Hemos
estudiado el de varias técnicas.
5. Rosco. Algoritmo que planifica los nodos lo más
pronto que puede. Congreso gordo donde hemos
colado un artículo (¡milagro!).
6. (Al revés) intención, cuando es buena (tal que las
nuestras). Dependencia entre dos.
7. (Al revés) ciclos entre que empieza la ejecución
de una operación y disponemos del resultado de la
misma. Ley que mantiene a los doctorandos en
condiciones bastante precarias.
8. Sistema operativo. No afirmado. Típico nombre
de nodo.
9. Escala de integración muy grande. No con. Voz de
mando.
10. Artículo. Cogía un continente sin acento.
Situado, puesto.
11. Uno. Heurística usada para efectuar la
planificación. Código añadido cuando no tenemos
suficientes registros físicos disponibles.
by david
Fa anys que un grupet d'amics
resolem el cruci de La Vanguardia, quasi
diàriament. També fa anys que dissenyo
els crucis que surten a la revista de la FIB:
l'Oasi. Era massa temptador de posar-ne
un aquí.
Aquest cruci està dedicat, amb
carinyu, als amics del cruci gang (i que
duri), als soferts lectors de l'Oasi que ho
han intentat els últims 10 anys, a tots els
que els hi agraden els crucis en general i,
si està aquí, als directors que m'han
deixat posar una cosa tant poc habitual a
una tesi.
12. Ancho en nuestros artículos. (Al revés) unidad de
mesura del área, para que sea independiente de la
tecnología.
Verticales:
1. Su tiempo marca la diferencia. La primera. Tipo de
arquitectura para la que principalmente se ha realizado
este trabajo.
2. (Al rêvés) une dos nodos. Isola. Isola (pero en otro
sentido).
3. Moto sin ruedas. Los hay de atunes, de pasta y de
registros. Hard Disc.
4. Pata de un chip. Indica que está en el cielo (excepto
en casos como Tander, por ejemplo). Aire desordenado.
5. Pusiesen un pie de página. (Al revés) Modulo
scheduling.
6. (Al revés) los responsables del Alpha. Peso la mente
(léase todo junto). Esto.
7. Herramienta internacional. Lo que parecen algunas
ideas. Asóla.
8. Asóla de nuevo. Hacen ver (aunque en este trabajo
tiene otra acepción). Común en la sed y la soda.
9. Afirmación rusa. Cierto instituto famosillo (de los
USA). 500. (Al revés) Unidad de transmisión de
información.
10. Publicación. (Al revés) número mínimo de ciclos
entre que se lanzan dos iteraciones.
11. Antes de, dejen salir. (Al revés) parabién médico.







• f^egi monumentum aere, perenmus
regaüque situ pyramidum altius...
• O^on omnis moriar...
I
tte. terminado un monumento más duradero que. eíbronce.
I y'más alto que ios males pirámides...
• íA/0 moriré ddtodo...
• Quinto Horacio Flaco, conocido como Horacio.
Epílogo del tercer libro de las Odas, hacia al 23 a.C.
I
I
I
I
I
I
I
I
I
II
